Архітектури ПЛІС фірми Xilinx: CPLD і FPGA 7-ї серії 37772

Розглянуті архітектури програмованих логічних інтегральних схем (ПЛІС фірми Xilinx. Наведена коротка класифікація ПЛІС, дано введення в технології проектування на основі ПЛІС, описані архітектури CPLD і докладно розглянуті архітектури FPGA 7-ї серії. Зокрема, внутрішня логіка FPGA: конфігуровані логічні блоки, розподілена пам'ять, зсувні регістри, мультиплексори і логіка перенесення; блоки цифрової обробки сигналів; блоки пам'яті RAM; режим пам'яті FIFO; блок вбудованої корекції помилок при запису і читання пам'яті. Крім того, докладно розглянута система вводу-виводу, ресурси синхронізації і питання конфігурування FPGA. У додатках дано опис примітивів і макросів, а також часових моделей елементів архітектури FPGA. Більшість глав закінчується особливостями застосування відповідних функціональних блоків, що значно спрощує практичне використання компонентів архітектури FPGA.

Для інженерів-практиків, розробників електронних систем на основі ПЛІС, студентів і викладачів, може бути корисна аспірантам і науковцям, а також менеджерам, фахівцям з продажу ПЛІС.